PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-101364

(43) Date of publication of application: 13.04.2001

(51)Int.CI.

G06K 19/07

(21)Application number: 11-280915

(71)Applicant: FUJITSU LTD

(22)Date of filing:


01.10.1999

(72)Inventor: NARUSE TOMOKI

(54) LSI FOR NON-CONTACT IC CARD

(57)Abstract:

PROBLEM TO BE SOLVED: To avoid abnormal communication, etc., due to variation of power supply voltage by obtaining stable power supply environment concerning an LSI for a non-contact IC card constituting a non-contact IC card to be supplied with power from a read/write unit. SOLUTION: The resistance value of a shunt resistor 25-k is set to be [fixed value] × 2n-k and the output signals D0 to Dn of an N-bit overflow up/down counter 31 are supplied to connecting switch circuits 26-0 to 26-n. When power supply voltage VCC becomes higher than the upper limit value of a reference voltage range, the shunt resistance value of a shunt regulator 22 is gradually reduced and when the voltage VCC becomes lower than the lower limit value of the reference voltage range, the shunt resistance value of the regulator 22 is gradually increased to make a regulation value constant to return the varied voltage VCC into the reference voltage range.



LEGAL STATUS

[Date of request for examination]

10.09.2002

[Date of sending the examiner's decision of rejection]

13.07.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

2004-16902

rejection]

[Date of requesting appeal against examiner's decision 12.08.2004

of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-101364 (P2001-101364A)

(43)公開日 平成13年4月13日(2001.4.13)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G06K 19/07

G06K 19/00

N

審査請求 未請求 請求項の数1 OL (全16頁) 最終頁に続く


(21)出願番号	特顯平11-280915	(71)出題人	000005223 富士通株式会社
(22)出顧日	平成11年10月1日(1999.10.1)		神奈川県川崎市中原区上小田中4丁目1番1号
		(72)発明者	成瀬 智己 東京都品川区大崎2丁目8番8号 富士通 デパイス株式会社内
		(74)代理人	100092174 弁理士 平戸 哲夫

(54) 【発明の名称】 非接触 I Cカード用LS I

(57)【要約】

【課題】電力をリード/ライト・ユニットから供給される非接触ICカードを構成する非接触ICカード用LSIに関し、安定な電源環境を得ることができるようにし、電源電圧の変動による通信異常等を回避することができるようにする。

【解決手段】シャント抵抗25-kの抵抗値を[一定値]×2^{n-k} とし、接続スイッチ回路26-0~26-nにNビット・オーバーフロー・アップ/ダウン・カウンタ31の出力信号D0~Dnを供給し、電源電圧VC Cが基準電圧範囲の上限値より高くなった時は、シャント・レギュレータ22のシャント抵抗値が徐々に小さくなり、電源電圧VCCが基準電圧範囲の下限値より低くなった時は、シャント・レギュレータ22のシャント抵抗値が徐々に大きくなるようにし、レギュレーション量を一定とし、変動した電源電圧VCCを基準電圧範囲に戻す。



1

【特許請求の節囲】

【請求項1】受信信号を整流して電源電圧を生成する整流回路を備える非接触ICカード用LSIであって、前記電源電圧の供給路と接地との間に接続され、シャント抵抗値を制御可能とされたシャント・レギュレータと、

前記電源電圧が基準電圧範囲の上限値より高くなった時は、シャント抵抗値が徐々に小さくなり、前記電源電圧が前記基準電圧範囲の下限値より低くなった時は、シャント抵抗値が徐々に大きくなり、前記電源電圧が前記基 10 準電圧範囲にある時は、シャント抵抗値を変化させないように、前記シャント・レギュレータを制御する制御回路を備えていることを特徴とする非接触ICカード用LSI。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、必要とする電力を リード/ライト・ユニットから供給される非接触ICカ ードを構成するために使用する非接触ICカード用の半 導体集積回路、いわゆる、非接触ICカード用LSIに 20 関する。

【0002】リード/ライト・ユニットから非接触ICカードに対する電力の供給は、例えば、リード/ライト・ユニットのアンテナコイルと非接触ICカードのアンテナコイルとを電磁結合することによって行われるが、この場合、非接触ICカードで得られる電力は、リード/ライト・ユニットと非接触ICカードとの通信距離や、リード/ライト・ユニットからの供給電力に大きく依存する。

【0003】この種の非接触ICカードにおいては、そ 30の使用態様・特性からして、非接触ICカードがリード/ライト・ユニットと通信中に両者の距離が変動し、非接触ICカードに供給される電力が急激に変化することが予想でき、この場合、誤動作や、誤動作によるデータの損失や、通信異常などを起こす可能性が大きい。

【0004】また、非接触ICカードがリード/ライト・ユニットと通信中に、非接触ICカード内のCPUやメモリやロジック回路などが動作することにより、電源電圧が急激な電圧降下を起こすことがあり、この場合にも、誤動作や、誤動作によるデータの損失や、通信異常 40などを起こす可能性が大きい。

【0005】そこで、非接触ICカードを構成するために使用する非接触ICカード用LSIは、電源電圧の安定化を図ることができ、電源電圧の変動による誤動作や、電源電圧の変動による誤動作が招くデータの損失や、電源電圧の変動による通信異常などを回避することができるものであることが要求される。

[0006]

【従来の技術】図13は従来の非接触ICカード用LS Iの一例を含む非接触ICカード・システムの要部を示 50

す回路図であり、図13中、1はリード/ライト・ユニット、2はリード/ライト・ユニット1のアンテナコイル、3は非接触ICカード、4は非接触ICカード3のアンテナコイル、5は従来の非接触ICカード用LSIの一例である。

【0007】また、従来の非接触ICカード用LSI5において、6はアンテナコイル4によって得られる受信信号を整流して電源電圧VCCを生成する整流回路、7はCPUやメモリやロジック回路などを含むデータ処理回路、8は電源電圧VCCの安定化を図るためのシャント・レギュレータであり、9はシャント抵抗、10はシャント制御信号によりON、OFFが制御されるスイッチである。

【0008】従来の非接触ICカード用LSI5は、電源電圧VCCが所定の電圧値よりも高くなった時は、シャント・レギュレータ8のスイッチ10をONとすることによってシャント抵抗9にシャント電流を流し、電源電圧VCCを所定の電圧値以下に下げ、電源電圧VCCの安定化を図るというものである。

0 [0009]

【発明が解決しようとする課題】しかし、シャント・レギュレータ8は、電源電圧VCCが所定の電圧値よりも低くなった時には、電源電圧VCCを強制的に上昇させることができず、また、1個のシャント抵抗9しか備えていないため、電源電圧VCCの変動量に対応させてシャント抵抗値を変化させることができず、電源電圧VCCの安定化を効率的に行うことができない。

【0010】このため、従来の非接触ICカード用LSI5は、電源電圧VCCの変動による誤動作や、電源電圧VCCの変動による誤動作が招くデータの損失や、電源電圧VCCの変動による通信異常などを回避することができないという問題点を有していた。

【0011】本発明は、かかる点に鑑み、安定な電源環境を得ることができるようにし、電源電圧の変動による誤動作が招くデータの損失や、電源電圧の変動による通信異常などを回避することができるようにした非接触 I Cカード用LS I を提供することを目的とする。

[0012]

【課題を解決するための手段】本発明の非接触ICカード用LSIは、受信信号を整流して電源電圧を生成する整流回路を備える非接触ICカード用LSIであって、電源電圧の供給路と接地との間に接続され、シャント抵抗値を制御可能とされたシャント・レギュレータと、電源電圧が基準電圧範囲の上限値より高くなった時は、シャント抵抗値が徐々に小さくなり、電源電圧が基準電圧範囲の下限値より低くなった時は、シャント抵抗値が徐々に大きくなり、電源電圧が基準電圧範囲にある時は、シャント抵抗値を変化させないように、シャント・レギュレータを制御する制御回路を備えているというもので

3

ある。

【0013】本発明においては、シャント・レギュレータは、制御回路によって、電源電圧が基準電圧範囲の上限値より高くなった時は、シャント抵抗値が徐々に小さくなり、電源電圧が基準電圧範囲の下限値より低くなった時は、シャント抵抗値が徐々に大きくなり、電源電圧が基準電圧範囲にある時は、シャント抵抗値を変化させないように制御される。したがって、電源電圧が変動した場合、シャント・レギュレータにおけるレギュレーション量を有効に調整して電源電圧を高速に基準電圧範囲 10に戻すことができる。

[0014]

である。

【発明の実施の形態】以下、図1~図12を参照して、本発明の第1実施形態~第3実施形態について説明する。

【0015】第1実施形態・・図1〜図8 図1は本発明の第1実施形態を含む非接触ICカード・システムの要部を示す回路図であり、図1中、11はリード/ライト・ユニット、12はリード/ライト・ユニット11のアンテナコイル、13は本発明の第1実施形 20態を使用した非接触ICカード、14は非接触ICカー

ド13のアンテナコイル、15は本発明の第1実施形態

【0016】本発明の第1実施形態15において、16 はアンテナコイル14によって得られる受信信号を整流 して電源電圧VCCを生成する整流回路、17はアンテナコイル14によって得られる受信信号を検波して内部

【0017】また、18はCPUやメモリやロジック回路などを含むデータ処理回路、19は整流回路16の出30力をASK(振幅偏移)復調して受信データをデータ処

動作クロック信号を出力する検波回路である。

理回路18に出力するASK復調回路である。

【0018】また、20はデータ処理回路18から与えられる送信データをPSK(位相偏移)変調するPSK変調回路、21は変調送信データを電源電圧VCC上(伝送キャリア上)に乗せるためのロード・スイッチ変調回路である。

【0019】また、22は電源電圧VCCの安定化を図るためのシャント・レギュレータ、23はその出力信号D0(LSD)~Dn(MSB)によってシャント・レ 40ギュレータ22内の接続スイッチのON、OFF制御及びロード・スイッチ変調回路21内の接続スイッチのON、OFF制御を行う制御回路である。

【0020】また、24はPSK変調回路20から出力されるロード信号LOADに制御されて制御回路23の出力信号D0~Dnのロード・スイッチ変調回路21~の供給を制御する接続スイッチ回路である。

【0021】図2はシャント・レギュレータ22及び制 御回路23の構成を示す回路図であり、図2中、シャント・レギュレータ22において、25-0、25-1、 25-2、25-nはシャント抵抗であり、シャント抵抗25-2、25-n間に設けられているシャント抵抗 $25-3\sim25-(n-1)$ は図示を省略している。

【0022】ここに、シャント抵抗25-nの抵抗値をRSとすると、シャント抵抗25-0、25-1、25-2、25-(n-1) の抵抗値は、それぞれ、RS×2 $^{\rm n}$ 、RS×2 $^{\rm n-}$ 1、RS×2 $^{\rm n-}$ 2、RS×2 $^{\rm color}$ 1、RS×2 $^{\rm n-}$ 2、RS×2 $^{\rm color}$ 2 であ。すなわち、シャント抵抗25-kの抵抗値は、RS×2 $^{\rm n-}$ 4 とされている。

【0023】また、26-0、26-1、26-2、26-1 に 26-2 に 26-1 に 26-

【0024】また、制御回路23において、27は電源電圧VCCが、本発明の第1実施形態15が安定的に動作する基準電圧範囲に対して、どの程度変動しているかを検出して、電圧検出信号H3、H2、H1、L1、L2、L3を出力する電圧検出回路であり、表1は電圧検出回路27の機能表である。但し、VH3、VH2、VH1、VL1、VL2、VL3は予め設定された電圧値であり、VH3>VH2>VH1>VL1>VL2>VL3の関係にある。

[0025]

【表1】

電圧検出回路27の機能表

vcc	нз	H2	H1	L1	L2	L3
VCC≧VH3	Н	н	н	н	н	н
VH3≧VCC>VH2	L	H	Н	I	Н	Н
VH2≧VCC>VH1	L	٦	Н	н	Н	Н
VH1≧VCC≧VL1	L	L	L	н	н	н
VL1>VCC≧VL2	L	L	L	L	Н	Н
VL2>VCC≧VL3	L	L	L	L	L	Н
VL3>VCC	L	L	L	L	L	L

【0026】本発明の第1実施形態においては、電圧値 VH1を上限値、電圧値VL1を下限値とする電圧範囲 VH1~VL1が本発明の第1実施形態が安定的に動作 する基準電圧範囲とされており、電源電圧VCCが基準 電圧範囲VH1~VL1を越えた場合に、電源電圧VC Cが基準電圧範囲VH1~VL1に戻るように電源電圧 VCCが制御される。

【0027】なお、このような電圧検出回路27は、電

5

源電圧VCCが電圧値VH3以上か否かを検出する電圧 検出器と、電源電圧VCCが電圧値VH2以上か否かを 検出する電圧検出器と、電源電圧VCCが電圧値VH1 以上か否かを検出する電圧検出器と、電源電圧VCCが 電圧値VL1以上か否かを検出する電圧検出器と、電源 電圧VCCが電圧値VL2以上か否かを検出する電圧検 出器と、電源電圧VCCが電圧値VL3以上か否かを検 出する電圧検出器とを設けることで構成することができ る。

【0028】また、28は電圧検出回路27から出力さ 10 れる電圧検出信号H1、L1を入力してカウンタ制御信号UP、DOWN、HOLDを出力するカウンタ制御回路であり、表2はカウンタ制御回路28の機能表である。但し、UP及びHOLDがともにHレベルの場合には、HOLDが優先される。

[0029]

【表2】

カウンタ制御回路28の機能表

H1	L1	UP	DOWN	HOLD
Н	Н	Н	L	L
L	Н	Н	L	н
L	اد	L	Н	L

【0030】なお、カウンタ制御回路28は、データ送信時には、データ処理回路18から出力される送信制御信号TCに制御され、カウンタ制御信号UP=Hレベル、DOWN=Lレベル、HOLD=Hレベルとするよ30うに動作する。

【0031】また、29は周波数の異なる3種類のクロックCLK1、CLK2、CLK3(但し、クロックCLK1の周波数>クロックCLK2の周波数>クロックCLK3の周波数)を発生するクロック・ジェネレータである。

【0032】また、30はクロック・ジェネレータ29から出力されるクロックCLK1、CLK2、CLK3の選択を行うクロック選択回路であり、表3はクロック選択回路30の機能表である。

[0033]

【表3】

クロック選択回路30の機能表

НЗ	H2	H1	L1	L2	L3	選択される クロック
Н	H	Ι	Н	Н	Н	CLK1
L	Н	Ι	H	I	H	CLK2
L	L	Ι	Ŧ	Н	Н	CLK3
L	L	L	Н	Н	н	
L	L	L	L	Н	Н	CLK3
L	L	L	L	Г	н	CLK2
L	L	L	L	L	L	CLK1

【0034】したがって、また、電源電圧VCCの電圧値と、クロック選択回路30により選択されるクロックとの関係は、表4に示すようになる。

[0035]

【表4】

電源電圧VCCの電圧値と、クロック選択回路30 により選択されるクロックとの関係

選択される クロック
CLK1
CLK2
CLK3
CLK3
CLK2
CLK1

【0036】また、31はカウンタ制御回路28から出力されるカウンタ制御信号UP、DOWN、HOLDによってカウント動作が制御されるNビット・オーバーフロー・アップ/ダウン・カウンタであり、クロック選択回路30によって選択されたクロックをカウントクロックとして、カウント値D0(LSB)、D1、D2・・・Dn(MSB)を制御回路23の出力信号として出力するものである。

【0037】表5はNビット・オーバーフロー・アップ /ダウン・カウンタ31の機能表である。但し、アップ カウント動作によりオーバーフローした時及びダウンカ ウント動作によりオーバーフローした時は、カウント動 作を停止する。

[0038]

【表5】

UP	DOWN	HOLD	カウンタ31の動作
Н	L	L	アップカウント
н	L	Н	ホールド
L	Н	L	ダウンカウント

【0039】図3は接続スイッチ回路26-k(k= 1、 $2 \cdot \cdot \cdot \cdot n$) の構成を示す回路図であり、図3中、 32-kは制御回路23の出力信号Dkを遅延する遅延 回路であり、33-k、34-kはインバータである。

【0040】 インバータ33-kにおいて、35-kは pMOSトランジスタ、36-kはnMOSトランジス タであり、インバータ34-kにおいて、37-kはp MOSトランジスタ、38-kはnMOSトランジスタ である。また、39-kは接続スイッチをなすnMOS トランジスタである。

【0041】 ここに、制御回路23の出力信号Dk=H20 レベルの場合には、インバータ33-kの出力=Lレベ ル、インバータ34-kの出力=Hレベルとなり、nM OSトランジスタ39-k=ONとなる。

【0042】これに対して、制御回路23の出力信号D k=Lレベルの場合には、インバータ33-kの出力= Hレベル、インバータ34-kの出力=Lレベルとな り、nMOSトランジスタ39-k=OFFとなる。

【0043】したがって、シャント・レギュレータ22 におけるレギュレータ量は、制御回路23の出力信号D 0~Dnで決定されることになる。

【0044】なお、本発明の第1実施形態においては、 nMOSトランジスタ36ーkは、そのゲート幅をnM OSトランジスタ38-kのゲート幅よりも小とされ、 nMOSトランジスタ36-kの電流駆動能力(プルダ ウン能力)は、nMOSトランジスタ38-kの電流駆 動能力(プルダウン能力)よりも小とされている。

【0045】すなわち、インバータ33-kの出力信号 S33-kの立ち上がりエッジに対するインバータ34 -kの遅延時間をtaとすると、制御回路23の出力信 号Dkの立ち上がりエッジに対するインバータ33-k 40 ・の遅延時間が(ta+tc)となるように構成されてい

【0046】また、pMOSトランジスタ37-kは、 そのゲート幅をpMOSトランジスタ35-kのゲート 幅よりも小とされ、pMOSトランジスタ37-kの電 流駆動能力(プルアップ能力)は、pMOSトランジス タ35-kの電流駆動能力(プルアップ能力)よりも小 とされている。

【0047】すなわち、制御回路23の出力信号Dkの 立ち下がりエッジに対するインバータ33-kの遅延時 50 2、40-(n-1)の抵抗値は、それぞれ、R L × 2

10 間を t b とすると、インバータ33-kの出力信号S3 3-kの立ち下がりエッジに対するインバータ34-k の遅延時間が(tb+td)となるように構成されてい

【0048】図4は遅延回路32-kの動作を示す波形 図であり、図4Aは制御回路23の出力信号Dk、図4 Bはインバータ33-kの出力信号S33-k、図4C はインバータ34ーkの出力信号S34ーkを示してい

【0049】すなわち、制御回路23の出力信号Dkの 立ち上がりエッジに対する遅延回路32-kの遅延時間 は、(ta+tb+tc+td)となり、制御回路23 の出力信号Dkの立ち下がりエッジに対する遅延回路3 2-kの遅延時間は、(ta+tb)となり、遅延回路 32-kにおいては、制御回路23の出力信号Dkの立 ち上がりエッジの遅延時間は、立ち下がりエッジに対す るの遅延時間よりも長くなる。

【0050】このように、制御回路23の出力信号Dk の立ち上がりエッジの遅延時間が立ち下がりエッジの遅 延時間よりも長くなるようにしているのは、制御回路2 30 3の出力信号D0~Dnのうち、HレベルからLレベル に変化する出力信号と、LレベルからHレベルに変化す る出力信号とがある場合に、これらの出力信号が同時に Hレベルとなる状態を回避するためである。

【0051】図5はロード・スイッチ変調回路21及び 接続スイッチ回路24の構成を示す回路図であり、図5 中、ロード・スイッチ変調回路21において、40-0、40-1、40-2、40-nはロード抵抗であ り、ロード抵抗40-2、40-n間に設けられている ロード抵抗40-3~40-(n-1) は図示を省略し ている。

【0052】また、41-0、41-1、41-2、4 1-nは制御回路23の出力D0、D1、D2、Dnが スイッチ制御信号として入力される接続スイッチ回路で あり、ロード抵抗40-3~40-(n-1)に対応し て設けられ、制御回路23の出力D3~D(n-1)が スイッチ制御信号として供給される接続スイッチ回路4 1-3~41-(n-1) は図示を省略している。

【0053】ここに、ロード抵抗40-nの抵抗値をR しとすると、ロード抵抗40-0、40-1、40 n 、 $RL \times 2^{n-1}$ 、 $RL \times 2^{n-2}$ 、 $RL \times 2$ とされてい る。すなわち、ロード抵抗40-kの抵抗値は、RL× 2^{n-k} とされている。

【0054】また、接続スイッチ回路24において、4 2-0、42-1、42-2、41-nはロード信号L OADによってON、OFFが制御される接続スイッチ であり、ロード信号LOAD=Hレベルの時(データ送 信時)はON、ロード信号LOAD=Lレベルの時(デ ータ受信時) はOFFとなる。なお、接続スイッチ42 -2、42-(n-1)間に設けられている接続スイッ 10 チ42-3~42-(n-1) は図示を省略している。

【0055】このように構成された非接触ICカード・ システムにおいては、リード/ライト・ユニット11の アンテナコイル12と非接触ICカード13のアンテナ コイル14とを電磁結合させることにより、リード/ラ イト・ユニット11と非接触 I Cカード13との間での 通信が可能となる。

【0056】そして、本発明の第1実施形態15におい ては、整流回路16は、アンテナコイル14によって得 られる受信信号を整流して電源電圧VCCを生成し、こ 20 れをデータ処理回路18等に供給する。

【0057】ここに、例えば、図6に示すように、何ら かの原因で電源電圧VCCが電圧値VH1~VH2の間 の電圧値VAに変動した時は、電圧検出回路27から出 力される電圧検出信号H3、H2、H1、L1、L2、 L3は、

H3=Lレベル、H2=Lレベル、H1=Hレベル L1=Hレベル、L2=Hレベル、L3=Hレベル となる。

【0058】この結果、カウンタ制御回路28から出力 30 されるカウンタ制御信号UP、DOWN、HOLDは、 UP=Hレベル、DOWN=Lレベル、HOLD=Lレ

となり、Nビット・オーバーフロー・アップ/ダウン・ カウンタ31は、アップカウント動作を指示されると共 に、クロック選択回路30は、周波数の最も低いクロッ クCLK3を選択して、これをNビット・オーバーフロ ー・アップ/ダウン・カウンタ31に供給する。

【0059】この結果、Nビット・オーバーフロー・ア ップ/ダウン・カウンタ31は、クロックCLK3をア 40 ップカウントすることになるので、その出力信号DO~ Dnは現在値から順にインクリメントし、シャント・レ ギュレータ22のシャント抵抗値は現在値から徐々に小 さくなり、電源電圧VCCは電圧値VAから徐々に降下 する。

【0060】そして、電源電圧VCCが電圧値VH1に 降下すると、電圧検出回路27から出力される電圧検出 信号H3、H2、H1、L1、L2、L3は、 H3=Lレベル、H2=Lレベル、H1=Lレベル L1=Hレベル、L2=Hレベル、L3=Hレベル

となる。

【0061】この結果、カウンタ制御回路28から出力 されるカウンタ制御信号UP、DOWN、HOLDは、 UP=Hレベル、DOWN=Lレベル、HOLD=Hレ ベル

10

となり、Nビット・オーバーフロー・アップ/ダウン・ カウンタ31はホールド動作を指示される。

【0062】このようになると、電源電圧VCCが基準 電圧範囲VH1~VL1にある限り、シャント・レギュ レータ22は、現在の電源電圧VCCを維持するように 電源電圧VCCを制御することになる。

【0063】また、例えば、図7に示すように、何らか の原因で電源電王VCCが電圧値L1~L2の間の電圧 値VBとなった時は、電圧検出回路27から出力される 電圧検出信号H3、H2、H1、L1、L2、L3は、 H3=Lレベル、H2=Lレベル、H1=Lレベル L1=Lレベル、L2=Hレベル、L3=Hレベル となる。

【0064】この結果、カウンタ制御回路28から出力 されるカウンタ制御信号UP、DOWN、HOLDは、 UP=Lレベル、DOWN=Hレベル、HOLD=Lレ ベル

となり、Nビット・オーバーフロー・アップ/ダウン・ カウンタ31は、ダウンカウント動作を指示されると共 に、クロック選択回路30は、周波数の最も低いクロッ ク信号CLK3を選択し、これをNビット・オーバーフ ロー・アップ/ダウン・カウンタ31に供給することに なる。

【0065】この結果、Nビット・オーバーフロー・ア ップ/ダウン・カウンタ31は、クロックCLK3をダ ウンカウントすることになるので、その出力信号DO~ Dnは現在値から順にディクリメントし、シャント・レ ギュレータ22のシャント抵抗値は現在値から徐々に大 きくなり、電源電圧VCCは電圧値VBから徐々に上昇 する。

【0066】そして、電源電圧VCCが電圧値VL1に 上昇すると、電圧検出回路27から出力される電圧検出 信号H3、H2、H1、L1、L2、L3は、 H3=Lレベル、H2=Lレベル、H1=Lレベル L1=Hレベル、L2=Hレベル、L3=Hレベル となる。

【0067】この結果、カウンタ制御回路28から出力 されるカウンタ制御信号UP、DOWN、HOLDは、 UP=Hレベル、DOWN=Lレベル、HOLD=Hレ

となり、Nビット・オーバーフロー・アップ/ダウン・ カウンタ31はホールド動作を指示される。

【0068】このようになると、電源電圧VCCが基準 電圧範囲VH1~VL1にある限り、シャント・レギュ 50 レータ22は、現在の電源電圧VCCを維持するように

電源電圧VCCを制御することになる。

【0069】ここに、例えば、図3において、pMOSトランジスタ35-k、37-k及びnMOSトランジスタ36-k、38-kのサイズを同一とし、pMOSトランジスタ35-k、37-kの電流駆動能力を同一とし、nMOSトランジスタ36-k、38-kの電流駆動能力を同一とし、nMOSトランジスタ36-k、38-kの電流駆動能力を同一とすると、遅延回路32-kにおいては、制御回路23の出力信号Dkの立ち上がりエッジの遅延時間と、立ち下がりエッジの遅延時間とは同一となる。

【0070】このようにすると、接続スイッチをなすn MOSトランジスタ39-0~39-nの中に、ON状態からOFF状態に変化する接続スイッチと、OFF状態からON状態に変化する接続スイッチとが存在する場合に、これら接続スイッチが同時にON状態となる期間が生じてしまう場合がある。

【0071】例えば、図6に示すように、制御回路23の出力信号D0~D2がHレベルからLレベルに変化し、制御回路23の出力信号D3がLレベルからHレベルに変化する場合、接続スイッチをなすnMOSトランジスタ39-0~39-3が同時にON状態となる期間が発生してしまう場合がある。この場合、電源電圧VCCがクロックCLK3の1サイクルごとに電圧値αVだけ降下しているとすると、電源電圧VCCは、その時の電圧値から急激に8αV降下してしまう。

【0072】また、例えば、制御回路23の出力信号D0~D3がHレベルからLレベルに変化し、制御回路23の出力信号D4がLレベルからHレベルに変化する場合、接続スイッチをなすnMOSトランジスタ39-0~39-4が同時にON状態となる期間が発生してしま305場合がある。この場合、電源電圧VCCは、その時の電圧値から急激に16αV降下してしまう。

【0073】ここに、例えば、電源電圧VCCが基準電圧範囲VH1~VL1の上限値VH1に近づいた場合に、電源電圧VCCが急激に大きく降下すると、データ処理回路18内の低電圧検出回路が、電源電圧VCCが所定の低電圧以下に低下したことを検出し、CPUのメモリに対するアクセスを禁止し、通信異常という事態が発生してしまう。

【0074】また、例えば、図7に示すように、制御回 40路23の出力信号D0~D3がLレベルからHレベルに変化し、制御回路23の出力信号D4がHレベルからLレベルに変化する場合、接続スイッチをなすnMOSトランジスタ39-0~39-4が同時にON状態となる期間が発生してしまう場合がある。この場合、電源電圧VCCがクロックCLK3の1サイクルごとに電圧値αVだけ上昇しているとすると、電源電圧VCCは、その時の電圧値から急激に15αV降下してしまう。

【0075】また、例えば、制御回路23の出力信号D 0~D2がLレベルからHレベルに変化し、制御回路250 3の出力信号D3がHレベルからLレベルに変化する場合、接続スイッチをなすnMOShランジスタ39-0 $\sim 39-3$ が同時にON状態となる期間が発生してしまう場合がある。この場合、電源電圧VCCは、その時の電圧値から急激に 7α V降下してしまう。

【0076】ここに、例えば、電源電圧VCCが基準電圧範囲VH1~VL1の下限値VL1よりも降下している場合において、更に、電源電圧VCCが急激に大きく降下すると、データ処理回路18内に設けられている低電圧検出回路が、電源電圧VCCが所定の低電圧よりも低下したことを検出し、この場合も、CPUのメモリに対するアクセスを禁止し、通信異常という事態が発生してしまう。

【0077】そこで、本発明の第1実施形態15においては、シャント・レギュレータ22の接続スイッチ回路26-kを構成する遅延回路32-kは、制御回路23の出力信号Dkの立ち上がりエッジの遅延時間が立ち下がりエッジの遅延時間よりも長くなるように構成し、接続スイッチ回路26-0~26-nを構成する接続スイッチをなすnMOSトランジスタ39-0~39-nの中に、ON状態からOFF状態に変化する接続スイッチと、OFF状態からON状態に変化する接続スイッチとが存在する場合に、これら接続スイッチが同時にON状態となる期間が発生しないようにし、電源電圧VCCを基準電圧範囲VH1~VL1に戻す過程で電源電圧VCCが急激に大きく降下することがないようにしている。【0078】また、例えば、図8に示すように、何らか

の原因で電源電EVCCが電圧値VH3よりも高い電圧値VCに上昇した時は、電圧検出回路27から出力される電圧検出信号H3、H2、H1、L1、L2、L3は

H3=Hレベル、H2=Hレベル、H1=Hレベル L1=Hレベル、L2=Hレベル、L3=Hレベル となる。

【0079】この結果、カウンタ制御回路28から出力されるカウンタ制御信号UP、DOWN、HOLDは、UP=Hレベル、DOWN=Lレベル、HOLD=Lレベル

となり、Nビット・オーバーフロー・アップ/ダウン・カウンタ31は、アップカウント動作を指示されると共に、クロック選択回路30は、周波数の最も高いクロック信号CLK1を選択し、これをNビット・オーバーフロー・アップ/ダウン・カウンタ31に供給する。

【0080】この結果、Nビット・オーバーフロー・アップ/ダウン・カウンタ31は、クロックCLK1をアップカウントすることになるので、その出力信号D0~Dnはインクリメントし、シャント・レギュレータ22のシャント抵抗値は、ある値から徐々に小さくなり、電源電圧VCCは電圧値VCから徐々に降下する。

【0081】そして、電源電圧VCCが電圧値VH3に

降下すると、電圧検出回路27から出力される電圧検出信号H3、H2、H1、L1、L2、L3は、H3=Lレベル、H2=Hレベル、H1=Hレベル L1=Hレベル、L2=Hレベル、L3=Hレベルとなる。

【0082】この結果、クロック選択回路30は、クロックCLK1よりも周波数の低いクロックCLK2を選択し、これをNビット・オーバーフロー・アップ/ダウン・カウンタ31に供給することになり、電源電圧VCCは、電圧値VCから電圧値VH3に至る期間T1の時 10よりも遅い速度で降下することになる。

【0083】そして、電源電圧VCCが電圧値VH2に降下すると、電圧検出回路27から出力される電圧検出信号H3、H2、H1、L1、L2、L3は、H3=Lレベル、H2=Lレベル、H1=HレベルL1=Hレベル、L2=Hレベル、L3=Hレベルとなる。

【0084】この結果、クロック選択回路30は、クロックCLK2よりも更に周波数の低いクロックCLK3を選択し、これをNビット・オーバーフロー・アップ/ 20 ダウン・カウンタ31に供給することになり、電源電圧 VCCは、電圧値VH3から電圧値VH2に至る期間T 2の時よりも遅い速度で降下することになる。

【0085】そして、電源電圧VCCが電圧値VH1に降下すると、電圧検出回路27から出力される電圧検出信号H3、H2、H1、L1、L2、L3は、H3=Lレベル、H2=Lレベル、H1=Lレベル L1=Hレベル、L2=Hレベル、L3=Hレベルとなる。

【0086】この結果、カウンタ制御回路28から出力 30 されるカウンタ制御信号UP、DOWN、HOLDは、UP=Hレベル、DOWN=Lレベル、HOLD=Hレベル

となり、Nビット・オーバーフロー・アップ/ダウン・カウンタ31はホールド動作を指示される。

【0087】このようになると、電源電圧VCCが基準電圧範囲VH1~VL1にある限り、シャント・レギュレータ22は、現在の電源電圧VCCを維持するように電源電圧VCCを制御することになる。

【0088】ここに、クロックCLK2、CLK3を使 40 用せず、周波数の最も高いクロックCLK1のみを使用する場合には、電圧検出回路27の電圧検出信号H3~H1、L1~L3の変化が早すぎてしまい、変動した電源電圧VCCを基準電圧範囲VH1~VL1に戻す場合において、電源電圧VCCが基準電圧範囲VH1~VL1に近づいた場合に、電源電圧VCCが振動してしまい、電源電圧VCCを基準電圧範囲VH1~VL1に安定的に戻すことが困難となってしまう。

【0089】そこで、本発明の第1実施形態15においては、電源電圧VCCの電圧値が電圧範囲VH3~VL 50

3を越えており、基準電圧範囲VH1~VL1と大きく 離れている場合には、電源電圧VCCが振動するおそれ はないので、周波数の一番高いクロックCLK1を使用 して電源電圧VCCを高速に電圧範囲VH3~VL3に 戻し、電源電圧VCCの電圧値がVH3~VL3未満、 VH2~VL2以上である場合には、クロックCLK1 よりは周波数の低いクロックCLK2を使用して電源電 圧VCCを電圧範囲VH2~VL2に戻し、電源電圧V CCの電圧値がVH2~VL2未満、VH1~VL1以 上である場合には、最も周波数の低いクロックCLK3 を使用し、全体として高速、かつ、安定的に電源電圧V CCを基準電圧範囲VH1~VL1に戻すとしている。 【0090】このように、本発明の第1実施形態15に よれば、電源電圧VCCが何らかの原因で基準電圧範囲 VH1~VL1の上限値VH1よりも高くなった時であ っても、下限値VL1よりも低くなった時であっても、 電源電圧VCCを基準電圧範囲VH1~VL1に戻すこ とができる。

【0091】また、本発明の第1実施形態15においては、シャント・レギュレータ22のシャント抵抗25ーkの抵抗値は[一定値]×2^{n-k} とされ、接続スイッチ回路26-0~26-nは、Nビット・オーバーフロー・アップ/ダウン・カウンタ31の出力信号D0~Dnを供給されるように構成されている。

【0092】この結果、シャント・レギュレータ22は、電源電圧VCCが基準電圧範囲VH1~VL1の上限値VH1より高くなった時は、シャント抵抗値が徐々に小さくなり、電源電圧VCCが基準電圧範囲VH1~VL1の下限値VL1より低くなった時は、シャント抵抗値が徐々に大きくなるように制御されるので、レギュレーション量をほぼ一定として、電源電圧VCCの変動を基準電圧範囲VH1~VL1に高速に戻すことができる。

【0093】また、本発明の第1実施形態15においては、シャント・レギュレータ22の接続スイッチ回路26-kを構成する遅延回路32-kは、制御回路23の出力信号Dkの立ち上がりエッジの遅延時間が立ち下がりエッジの遅延時間よりも長くなるように構成されている。

【0094】この結果、接続スイッチ回路26-0~26-nを構成する接続スイッチをなすnMOSトランジスタ39-0~39-nの中に、ON状態からOFF状態に変化する接続スイッチと、OFF状態からON状態に変化する接続スイッチとが存在する場合に、これら接続スイッチが同時にON状態となる期間が発生しないようにすることができるので、基準電圧範囲外に変動した電源電圧VCCを基準電圧範囲VH1~VL1に戻す過程で、電源電圧VCCが急激に大きく降下しないようにし、通信異常が発生しないようにすることができる。

【0095】また、本発明の第1実施形態においては、

周波数の異なる3種類のクロックCLK1~CLK3を 選択的に使用するようにしているので、電源電圧VCC の変動が大きい場合であっても、高速、かつ、安定的に 電源電圧VCCを基準電圧範囲VH1~VL1に戻すこ とができる。

【0096】したがって、本発明の第1実施形態によれば、安定した電源環境を得ることができ、電源電圧VC Cの変動による誤動作や、電源電圧VCCの変動による 誤動作が招くデータの損失や、電源電圧VCCの変動に よる通信異常を回避することができる。

【0097】第2実施形態・・図9、図10 図9は本発明の第2実施形態の要部を示す回路図であり、本発明の第2実施形態は、制御回路23とシャント・レギュレータ22との間にCPU43によって制御されるセレクタ44を設け、その他については、図1に示す本発明の第1実施形態15と同様に構成したものである。

【0098】セレクタ44において、45-0、45-1、45-2、45-nは切換えスイッチであり、切換 えスイッチ45-2~45-n間に設けられている切換 20 えスイッチ45-3~45-(n-1)は図示を省略している。

【0099】切換えスイッチ45-kは、CPU43から出力されるセレクタ制御信号SCがHレベルの場合には、制御回路23の出力信号Dkを選択し、これを接続スイッチ回路26-kに供給し、CPU43から出力されるセレクタ制御信号SCがLレベルの場合には、CPU43から出力されるスイッチ制御信号Ekを選択し、これを接続スイッチ回路26-kに供給するものである。

【0100】図10は本発明の第2実施形態の電源電圧 安定化動作を示すフローチャートであり、本発明の第2 実施形態においては、リード/ライト・ユニット11と 本発明の第2実施形態を使用する非接触ICカードとの 通信が開始すると (ステップS1)、制御回路23によるシャント・レギュレータ22の制御が開始され (ステップS2)、制御回路23による電源電圧VCCの安定 化が終了すると (ステップS3)、CPU43によるシャント・レギュレータ22の制御が開始される (ステップS4)。

【0101】ここに、リード/ライト・ユニット11と本発明の第2実施形態を使用する非接触ICカードとの通信距離及びリード/ライト・ユニット11からの供給電力が予め分かっており、かつ、これらが一定の場合は、電源電圧VCCを変化させる原因は本発明の第2実施形態内の個別回路の消費電流だけとなる。

【0102】したがって、本発明の第2実施形態内の個別回路の消費電流を予め計算しておけば、CPU43で個別回路の動作状態は把握できるので、CPU43やメモリをハードウエア資源とするソフトウエアでシャント50

レギュレータ22の制御を行うことができる。

【0103】そこで、本発明の第2実施形態は、制御回路23によるシャント・レギュレータ22の制御によって電源電圧VCCが安定化した後は、ソフトウエアを使用したCPU43によるシャント・レギュレータ22の制御によって電源電圧VCCの安定を図るとしている。

【0104】本発明の第2実施形態によれば、本発明の 第1実施形態15と同様の作用効果を得ることができる と共に、多数の個別回路が同時に動作した場合の電源電 10 圧VCCの急激な電圧変化にも対応でき、より安定した 電源電圧VCCを得ることができる。

【0105】また、CPU43によるシャント・レギュレータ22の制御が開始された時は、CPU43によって制御回路23の動作を停止させるように制御するときは、低消費電力化及び低ノイズ化を図ることができる。

【0106】第3実施形態・・図11、図12 図11は本発明の第3実施形態の要部を示す回路図であり、本発明の第3実施形態は、データ処理回路18に含まれる暗号回路や通信モジュール等の個別回路46、47、48に対応してシャント・レギュレータ49、50、51を設け、これらシャント・レギュレータ49、50、51をCPU43で制御するようにし、その他については、図1に示す本発明の第1実施形態15と同様に構成したものである。

【0107】シャント・レギュレータ49において、52はシャント抵抗、53はCPU43から出力されるシャント制御信号F1によってON、OFFが制御される接続スイッチであり、シャント・レギュレータ49は、接続スイッチ53のON時には、個別回路46が動作状態時に個別回路46に流れる電源電流と同一電流値のシャント電流が流れるように構成されている。

【0108】また、シャント・レギュレータ50において、54はシャント抵抗、55はCPU43から出力されるシャント制御信号F2によってON、OFFが制御される接続スイッチであり、シャント・レギュレータ50は、接続スイッチ55のON時には、個別回路47が動作状態時に個別回路47に流れる電源電流と同一電流値のシャント電流が流れるように構成されている。

【0109】また、シャント・レギュレータ51におい 40 て、56はシャント抵抗、57はCPU43から出力さ れるシャント制御信号F3によってON、OFFが制御 される接続スイッチであり、シャント・レギュレータ5 1は、接続スイッチ57のON時には、個別回路48が 動作状態時に個別回路48に流れる電源電流と同一電流 値のシャント電流が流れるように構成されている。

【0110】図12は本発明の第3実施形態の電源電圧 安定化動作を示すフローチャートであり、本発明の第3 実施形態においては、リード/ライト・ユニット11と 本発明の第3実施形態を使用する非接触ICカード13 との通信が開始すると(ステップP1)、制御回路23 によるシャント・レギュレータ22の制御が開始される (ステップP2)。この場合、シャント・レギュレータ 49~51が動作状態となるように制御する。

【0111】そして、制御回路23によるシャント・レ ギュレータ22の制御によって電源電圧VCCの安定化 が終了すると(ステップP3)、必要に応じてCPU4 3によりシャント・レギュレータ49~51が制御され る(ステップP4)。

【0112】本発明の第3実施形態によれば、本発明の 第1実施形態と同様の作用効果を得ることができると共 10 に、個別回路46~48に対応したシャント・レギュレ ータ49~51を備えているので、個別回路46~48 が同時に(多数の個別回路が同時に)動作した場合の急 激な電圧変化にも対応でき、より安定した電源電圧が得 られ、しかも、本発明の第2実施形態のように、CPU 43が必要とするシャント・レギュレータ22を制御す るための演算が不必要となるので、シャント・レギュレ ータ22の制御が本発明の第2実施形態の場合よりも容 易となる。

【0113】ここで、本発明の内容を整理すると、本発 20 明には、少なくとも、以下の非接触ICカード用LSI が含まれる。

【0114】(1) 受信信号を整流して電源電圧を生 成する整流回路を備える非接触ICカード用LSIであ って、前記電源電圧の供給路と接地との間に接続され、 シャント抵抗値を制御可能とされたシャント・レギュレ 一タと、前記電源電圧が基準電圧範囲の上限値より高く なった時は、シャント抵抗値が徐々に小さくなり、前記 電源電圧が前記基準電圧範囲の下限値より低くなった時 は、シャント抵抗値が徐々に大きくなり、前記電源電圧 30 が前記基準電圧範囲にある時は、シャント抵抗値を変化 させないように、シャント・レギュレータを制御する制 御回路を備えていることを特徴とする非接触 I Cカード 用LSI。

【0115】(2) 前記(1)に記載の非接触ICカ ード用LSIにおいて、前記シャント・レギュレータ は、シャント抵抗と接続スイッチ回路とを直列接続した 第1、第2・・・第n+1の単位シャント・レギュレー タを並列接続して構成されていることを特徴とする非接 触ICカード用LSI。

【0116】(3) 前記(2)に記載の非接触ICカ ード用LSIにおいて、第kの単位シャント・レギュレ ータのシャント抵抗の抵抗値は、 [一定値] ×2^{n+1-k} とされていることを特徴とする非接触ICカード用LS I.

【0117】(4) 前記(3)に記載の非接触ICカ ード用LSIにおいて、前記接続スイッチ回路は、シャ ント抵抗と直列接続された接続スイッチと、前記制御回 路から出力される制御信号を前記接続スイッチに供給す る遅延回路を備え、前記遅延回路は、前記接続スイッチ 50

をオンさせるエッジの遅延時間が前記接続スイッチをオ フさせるエッジの遅延時間よりも長くなるように構成さ れていることを特徴とする非接触 I Cカード用LS I。 【0118】(5) 前記(3)又は(4)に記載の非 接触ICカード用LSIにおいて、前記制御回路は、前 記電源電圧の電圧値を検出する電圧検出回路と、Nビッ ト・オーバーフロー・アップ/ダウン・カウンタと、前 記電圧検出回路が、前記電源電圧が前記基準電圧範囲よ り高くなったことを検出した時は、前記Nビット・オー バーフロー・アップ/ダウン・カウンタにダウンカウン ト動作を指示し、前記電圧検出回路が、前記電源電圧が 前記基準電圧範囲より低くなったことを検出した時は、 前記Nビット・オーバーフロー・アップ/ダウン・カウ ンタにアップカウント動作を指示し、前記電圧検出回路 が、前記電源電圧が前記基準電圧範囲にあることを検出 した時は、前記Nビット・オーバーフロー・アップ/ダ ウン・カウンタにホールド動作を指示するカウンタ制御 回路を備え、第1、第2・・・第n+1の単位シャント ・レギュレータの接続スイッチ回路は、それぞれ、スイ ッチ制御信号として、Nビット・オーバーフロー・アッ プ/ダウン・カウンタの出力信号DO(LSB)、D1 ・・・Dn (MSB) が供給されることを特徴とする非 接触ICカード用LSI。

【0119】(6) 前記(3)、(4)又は(5)に 記載の非接触ICカード用LSIにおいて、周波数の異 なる複数のクロック信号を発生するクロック・ジェネレ ータと、前記電源電圧の電圧値の前記基準電圧範囲から の差が大きいほど、より周波数の高いクロック信号を選 択するクロック信号選択回路を備え、前記Nビット・オ ーバーフロー・アップ/ダウン・カウンタは、前記クロ ック信号選択回路が選択するクロック信号をカウントす るように構成されていることを特徴とする非接触ICカ ード用LSI。

【0120】(7) 前記(1)~(6)のいずれかに 記載の非接触ICカード用LSIにおいて、前記制御回 路からシャント・レギュレータに供給するスイッチ制御 信号でロード・スイッチ変調回路を制御するように構成 されていることを特徴とする非接触ICカード用LS I.

【0121】(8) 前記(7)に記載の非接触ICカ ード用LSIにおいて、前記ロード・スイッチ変調回路 は、ロード抵抗と接続スイッチ回路とを直列接続した第 1、第2・・・第n+1の単位ロード・スイッチ変調回 路を並列接続して構成されていることを特徴とする非接 触ICカード用LSI。

【0122】(9) 前記(8)に記載の非接触ICカ ード用LSIにおいて、第kの単位シャント・レギュレ ータのロート抵抗の抵抗値は、 [一定値] × 2^{n+1-k} と されていることを特徴とする非接触ICカード用LS

I.

【0123】(10) 前記(9)に記載の非接触ICカード用LSIにおいて、前記接続スイッチ回路は、シャント抵抗と直列接続された接続スイッチと、前記制御回路から出力される制御信号を前記接続スイッチに供給する遅延回路を備え、前記遅延回路は、前記接続スイッチをオンさせるエッジの遅延時間が前記接続スイッチをオフさせるエッジの遅延時間よりも長くなるように構成されていることを特徴とする非接触ICカード用LSI。

【0124】(11) 前記(9) 又は(10) に記載 10 の非接触 I Cカード用LS I において、第1、第2・・・第n+1の単位ロード・スイッチ変調回路の接続スイッチ回路は、それぞれ、スイッチ制御信号として、前記 Nビット・オーバーフロー・アップ/ダウン・カウンタの出力信号D0(LSB)、D1・・・Dn(MSB)が供給されることを特徴とする非接触 I Cカード用LS I。

【0125】(12) 前記(1)~(11)のいずれかに記載の非接触ICカード用LSIにおいて、前記制御回路によるシャント・レギュレータによる制御と、C 20 PUによる前記シャント・レギュレータによる制御とを切り換えて行うことができるように構成されていることを特徴とする非接触ICカード用LSI。

【0126】(13) 前記(1)~(11)のいずれかに記載の非接触ICカード用LSIにおいて、前記電源電圧を使用する個別回路ごとに、前記電源電圧を使用する個別回路に流れる電源電流と同一電流値ないし略同一電流値のシャント電流を流すことができるシャント・レギュレータを備え、CPUにより前記シャント・レギュレータを制御するように構成されていることを特徴と 30 する非接触ICカード用LSI。

[0127]

【発明の効果】以上のように、本発明によれば、シャント・レギュレータは、制御回路によって、電源電圧が基準電圧範囲の上限値より高くなった時は、シャント抵抗値が徐々に小さくなり、電源電圧が基準電圧範囲の下限値より低くなった時は、シャント抵抗値が徐々に大きくなり、電源電圧が基準電圧範囲にある時は、シャント抵抗値を変化させないように制御される構成としたことにより、電源電圧が変動した場合、シャント・レギュレー40夕におけるレギュレーション量をほぼ一定として電源電

圧を高速に基準電圧範囲に戻すことができるので、安定 した電源環境を得ることができ、電源電圧の変動による 誤動作や、電源電圧の変動による誤動作が招くデータの 損失や、電源電圧の変動による通信異常などを回避する ことができる。

20

【図面の簡単な説明】

【図1】本発明の第1実施形態を含む非接触ICカード・システムの要部を示す回路図である。

【図2】本発明の第1実施形態が備えるシャント・レギュレータ及び制御回路の構成を示す回路図である。

【図3】本発明の第1実施形態が備えるシャント・レギュレータが備える接続スイッチ回路の構成を示す回路図である。

【図4】本発明の第1実施形態が備えるシャント・レギュレータが備える接続スイッチ回路が備える遅延回路の動作を示す波形図である。

【図5】本発明の第1実施形態が備えるロード・スイッチ変調回路及び接続スイッチ回路の構成を示す回路図である。

20 【図6】本発明の第1実施形態の動作を説明するための 波形図である。

【図7】本発明の第1実施形態の動作を説明するための 波形図である。

【図8】本発明の第1実施形態の動作を説明するための 波形図である。

【図9】本発明の第2実施形態の要部を示す回路図である。

【図10】本発明の第2実施形態の電源電圧安定化動作を示すフローチャートである。

3 【図11】本発明の第3実施形態の要部を示す回路図である。

【図12】本発明の第3実施形態の電源電圧安定化動作を示すフローチャートである。

【図13】従来の非接触ICカード用LSIの一例を含む非接触ICカード・システムの要部を示す回路図である。

【符号の説明】

VCC 電源電圧

D0~Dn 制御信号

) LOAD ロード信号


TC 送信制御信号


【図1】

【図10】

本発明の第2実施形態の電源電圧安定化動作


本発明の第1実施形態を含む非接触!Cカード・システムの要部を示す回路図






【図2】

シャント・レギュレータ22及び制御回路23の構成を示す回路図



【図4】

選延回路32-kの動作を示す波形図




【図3】

【図5】


接続スイッチ回路26-kの構成を示す回路図

ロード・スイッチ変属回路 2 1 及び接続スイッチ回路 2 4 の構成を示す回路図




【図6】

【図12】




【図7】






【図8】

本発明の第1実施形態の動作を説明するための波形図




【図9】

本発明の第2実施形態の要部




【図11】

本発明の第3実施形態の要部を示す回路関



【図13】 従来の非接触ICカード用LSIの一例を含む非接触ICカード・システムの要部を示す回路図



フロントページの続き

(51) Int. Cl. ⁷

識別記号

FΙ

テーマコード(参考)